다층 PCB 설계에서 EMI 문제를 해결하는 방법은 무엇입니까?

다층 PCB 설계시 EMI 문제를 해결하는 방법을 알고 있습니까?

말해주지!

EMI 문제를 해결하는 방법에는 여러 가지가 있습니다. 최신 EMI 억제 방법에는 EMI 억제 코팅 사용, 적절한 EMI 억제 부품 선택 및 EMI 시뮬레이션 설계가 포함됩니다. 가장 기본적인 PCB 레이아웃을 기반으로이 백서는 EMI 방사 및 PCB 설계 기술을 제어하는 ​​PCB 스택의 기능에 대해 설명합니다.

파워 버스

IC의 출력 전압 점프는 IC의 전원 핀 근처에 적절한 커패시턴스를 배치하여 가속화 할 수 있습니다. 그러나 이것이 문제의 끝은 아닙니다. 커패시터의 제한된 주파수 응답으로 인해 커패시터가 전체 주파수 대역에서 IC 출력을 깨끗하게 구동하는 데 필요한 고조파 전력을 생성하는 것은 불가능합니다. 또한 전원 버스에 형성된 과도 전압은 디커플링 경로의 인덕턴스 양 끝에서 전압 강하를 유발합니다. 이러한 과도 전압은 주요 공통 모드 EMI 간섭 소스입니다. 이러한 문제를 어떻게 해결할 수 있습니까?

우리 회로 기판의 IC의 경우 IC 주변의 전력 층은 양호한 고주파 커패시터로 간주 될 수 있으며, 이는 깨끗한 출력을 위해 고주파 에너지를 제공하는 개별 커패시터에서 누출되는 에너지를 수집 할 수 있습니다. 또한, 좋은 전력 층의 인덕턴스가 작기 때문에 인덕터에 의해 합성되는 과도 신호도 작아서 공통 모드 EMI를 감소시킵니다.

물론 디지털 신호의 상승 에지가 더 빠르고 빠르기 때문에 전원 공급 장치 계층과 IC 전원 공급 장치 핀 간의 연결은 가능한 한 짧아야합니다. 별도로 논의해야하는 IC 전원 핀이있는 패드에 직접 연결하는 것이 좋습니다.

공통 모드 EMI를 제어하려면 전력 계층이 디커플링을 지원하고 충분히 낮은 인덕턴스를 갖도록 잘 설계된 전력 계층 쌍이어야합니다. 어떤 사람들은 얼마나 좋은가요? 대답은 전력 레이어, 레이어 사이의 재료 및 작동 주파수 (즉, IC 상승 시간의 함수)에 따라 다릅니다. 일반적으로 전력 층의 간격은 6mil이고 중간층은 FR4 소재이므로 전력 층의 제곱 인치당 등가 정전 용량은 약 75pF입니다. 분명히 레이어 간격이 작을수록 커패시턴스가 커집니다.

상승 시간이 100 ~ 300ps 인 디바이스는 많지 않지만, 현재 IC 개발 속도에 따라 상승 시간이 100 ~ 300ps 범위 인 디바이스가 높은 비율을 차지할 것입니다. 상승 시간이 100 ~ 300PS 인 회로의 경우 3mil 층 간격은 더 이상 대부분의 애플리케이션에 적용되지 않습니다. 이때 층간 간격이 1mil 미만인 박리 기술을 채택하고 FR4 유전 물질을 유전 상수가 높은 물질로 대체해야합니다. 이제 세라믹 및 화분 플라스틱은 100 ~ 300ps 상승 시간 회로의 설계 요구 사항을 충족 할 수 있습니다.

새로운 재료와 방법이 미래에 사용될 수 있지만 일반적인 1 ~ 3ns 상승 시간 회로, 3 ~ 6mil 층 간격 및 FR4 유전체 재료는 일반적으로 고급 고조파를 처리하고 과도 신호를 충분히 낮게 만드는 데 충분합니다. , 공통 모드 EMI는 매우 낮게 줄일 수 있습니다. 본 논문에서는 PCB 적층 적층의 설계 예를 제시하고 층 간격은 3 ~ 6mil로 가정한다.

전자기 차폐

신호 라우팅 관점에서 좋은 계층화 전략은 모든 신호 트레이스를 전력 계층 또는 접지면 옆에있는 하나 이상의 계층에 배치하는 것입니다. 전원 공급 장치의 경우 좋은 계층화 전략은 전원 계층이 접지면에 인접하고 전원 계층과 접지면 사이의 거리가 가능한 한 작아야합니다.이를 "계층화"전략이라고합니다.

PCB 스택

어떤 종류의 스태킹 전략이 EMI를 보호하고 억제하는 데 도움이 될 수 있습니까? 다음의 계층 적 스택 방식에서는 전원 공급 장치 전류가 단일 레이어에 흐르고 단일 전압 또는 다중 전압이 동일한 레이어의 다른 부분에 분포되어 있다고 가정합니다. 다중 전력 계층의 경우는 나중에 설명합니다.

4 겹 플레이트

4 겹 라미네이트 설계에는 몇 가지 잠재적 인 문제가 있습니다. 우선, 신호 레이어가 외부 레이어에 있고 전력 및 접지면이 내부 레이어에 있더라도 전력 레이어와 접지면 사이의 거리가 여전히 너무 큽니다.

비용 요구 사항이 첫 번째 인 경우 기존 4 겹 보드에 대한 다음 두 가지 대안을 고려할 수 있습니다. 둘 다 EMI 억제 성능을 향상시킬 수 있지만 보드의 구성 요소 밀도가 충분히 낮고 구성 요소 주변에 충분한 영역이있는 경우에만 적합합니다 (전원 공급에 필요한 구리 코팅을 배치하기 위해).

첫 번째는 선호하는 체계입니다. PCB의 외부 레이어는 모든 레이어이고 중간 두 레이어는 신호 / 전력 레이어입니다. 신호 레이어의 전원 공급 장치는 넓은 라인으로 라우팅되어 전원 공급 장치 전류의 경로 임피던스를 낮게 만들고 신호 마이크로 스트립 경로의 임피던스를 낮게 만듭니다. EMI 제어의 관점에서 볼 때 이것은 가능한 최고의 4 레이어 PCB 구조입니다. 두 번째 방식에서 외부 계층은 전력과 접지를 전달하고 중간 두 계층은 신호를 전달합니다. 전통적인 4 레이어 보드와 비교하여이 방식의 개선은 더 적고 레이어 간 임피던스는 전통적인 4 레이어 보드보다 좋지 않습니다.

배선 임피던스를 제어해야하는 경우 위의 스택 방식은 전원 공급 장치 및 접지의 구리 섬 아래에 배선을 배치하는 데 매우주의해야합니다. 또한 DC와 저주파 간의 연결을 보장하기 위해 전원 공급 장치 또는 계층의 구리 섬을 최대한 상호 연결해야합니다.

6 겹 플레이트

4 층 보드의 구성 요소 밀도가 크면 6 층 플레이트가 더 좋습니다. 그러나 6 층 보드 설계에서 일부 적층 방식의 차폐 효과는 충분하지 않으며 전원 버스의 과도 신호가 감소되지 않습니다. 두 가지 예가 아래에 설명되어 있습니다.

첫 번째 경우에는 전원 공급 장치와 접지가 각각 두 번째 및 다섯 번째 레이어에 배치됩니다. 구리 피복 전원 공급 장치의 임피던스가 높기 때문에 공통 모드 EMI 방사를 제어하는 ​​것은 매우 불리합니다. 그러나 신호 임피던스 제어의 관점에서이 방법은 매우 정확합니다.

두 번째 예에서 전원 공급 장치와 접지는 각각 세 번째 및 네 번째 레이어에 배치됩니다. 이 설계는 전원 공급 장치의 구리 클래드 임피던스 문제를 해결합니다. 레이어 1과 레이어 6의 낮은 전자기 차폐 성능으로 인해 차동 모드 EMI가 증가합니다. 두 외부 레이어의 신호 라인 수가 가장 적고 라인 길이가 매우 짧은 경우 (신호의 최고 고조파 파장의 1/20 미만) 설계는 차동 모드 EMI 문제를 해결할 수 있습니다. 결과는 외층이 구리로 채워지고 구리 클래드 영역이 접지 된 경우 (1/20 파장 간격마다) 차동 모드 EMI의 억제가 특히 우수하다는 것을 보여줍니다. 위에서 언급했듯이 구리는


포스트 시간 : 2020 년 7 월 29 일