다층 PCB 설계에서 EMI 문제를 해결하는 방법은 무엇입니까?

다층 PCB 설계 시 EMI 문제를 해결하는 방법을 알고 있습니까?

말해 줄게!

EMI 문제를 해결하는 방법에는 여러 가지가 있습니다.최신 EMI 억제 방법에는 EMI 억제 코팅 사용, 적절한 EMI 억제 부품 선택 및 EMI 시뮬레이션 설계가 포함됩니다.가장 기본적인 PCB 레이아웃을 기반으로 이 백서에서는 EMI 방사 및 PCB 설계 기술을 제어하는 ​​PCB 스택의 기능에 대해 설명합니다.

전원 버스

IC의 전원 핀 근처에 적절한 정전 용량을 배치하여 IC의 출력 전압 점프를 가속화할 수 있습니다.그러나 이것이 문제의 끝이 아닙니다.커패시터의 제한된 주파수 응답으로 인해 전체 주파수 대역에서 IC 출력을 깨끗하게 구동하는 데 필요한 고조파 전력을 커패시터가 생성하는 것은 불가능합니다.또한 전원 버스에 형성된 과도 전압은 디커플링 경로의 인덕턴스 양단에서 전압 강하를 유발합니다.이러한 과도 전압은 주요 공통 모드 EMI 간섭 소스입니다.이러한 문제를 어떻게 해결할 수 있습니까?

우리 회로 기판의 IC의 경우 IC 주변의 전원 레이어는 깨끗한 출력을 위해 고주파 에너지를 제공하는 개별 커패시터에서 누출된 에너지를 수집할 수 있는 좋은 고주파 커패시터로 간주될 수 있습니다.또한 좋은 전원 레이어의 인덕턴스가 작기 때문에 인덕터에 의해 합성되는 과도 신호도 작기 때문에 공통 모드 EMI가 감소합니다.

물론 전원 레이어와 IC 전원 핀 사이의 연결은 디지털 신호의 상승 에지가 점점 더 빨라지기 때문에 가능한 한 짧아야 합니다.IC 전원 핀이 있는 패드에 직접 연결하는 것이 좋으며, 이는 별도로 논의가 필요합니다.

공통 모드 EMI를 제어하려면 전력 레이어는 디커플링을 지원하고 충분히 낮은 인덕턴스를 갖도록 잘 설계된 전력 레이어 쌍이어야 합니다.어떤 사람들은 물어볼 수 있습니다. 얼마나 좋은가요?대답은 전력 레이어, 레이어 사이의 재료 및 작동 주파수(즉, IC 상승 시간의 함수)에 따라 다릅니다.일반적으로 전력층의 간격은 6mil이고 중간층은 FR4 재질이므로 전력층의 평방인치당 등가 정전용량은 약 75pF이다.분명히 레이어 간격이 작을수록 커패시턴스가 커집니다.

상승 시간이 100~300ps인 소자는 많지 않으나, 현재 IC의 발전 속도를 보면 상승 시간이 100~300ps인 소자가 높은 비중을 차지할 것이다.상승 시간이 100 ~ 300PS인 회로의 경우 3mil 레이어 간격은 더 이상 대부분의 애플리케이션에 적용할 수 없습니다.이때 층간 간격이 1mil 미만인 박리 기술을 채택하고 FR4 유전체 재료를 고유전율 재료로 대체해야 합니다.이제 세라믹 및 포팅된 플라스틱은 100~300ps 상승 시간 회로의 설계 요구 사항을 충족할 수 있습니다.

미래에 새로운 재료와 방법이 사용될 수 있지만 일반적인 1~3ns 상승 시간 회로, 3~6mil 층 간격 및 FR4 유전체 재료는 일반적으로 하이엔드 고조파를 처리하고 일시적인 신호를 충분히 낮게 만들기에 충분합니다. , 공통 모드 EMI는 매우 낮게 감소될 수 있습니다.본 논문에서는 PCB Layered Stacking의 설계 예를 제시하고, Layer 간격은 3~6mil로 가정한다.

전자파 차폐

신호 라우팅 관점에서 좋은 계층화 전략은 모든 신호 트레이스를 전력 계층 또는 접지면 옆에 있는 하나 이상의 계층에 배치하는 것입니다.전원 공급 장치의 경우 좋은 레이어링 전략은 전원 레이어가 접지면에 인접하고 전원 레이어와 접지면 사이의 거리가 가능한 한 작아야 하는 것인데, 이를 "레이어링" 전략이라고 합니다.

PCB 스택

EMI를 차폐하고 억제하는 데 도움이 되는 적층 전략은 무엇입니까?다음과 같은 계층적 적층 방식은 전원 공급 장치 전류가 단일 계층에 흐르고 단일 전압 또는 다중 전압이 동일한 계층의 다른 부분에 분산된다고 가정합니다.다중 전원 계층의 경우는 나중에 설명합니다.

4겹 판

4겹 라미네이트 설계에는 몇 가지 잠재적인 문제가 있습니다.우선 시그널 레이어가 아우터 레이어에 있고 파워와 그라운드 플레인이 내 레이어에 있더라도 파워 레이어와 그라운드 플레인 사이의 거리는 여전히 너무 멀다.

비용 요구 사항이 첫 번째인 경우 기존의 4겹 보드에 대한 다음 두 가지 대안을 고려할 수 있습니다.둘 다 EMI 억제 성능을 향상시킬 수 있지만 보드의 구성 요소 밀도가 충분히 낮고 구성 요소 주변에 충분한 영역이 있는 경우에만 적합합니다(전원 공급 장치에 필요한 구리 코팅 배치).

첫 번째는 선호하는 체계입니다.PCB의 외부 레이어는 모두 레이어이고 중간 두 레이어는 신호/전원 레이어입니다.신호 레이어의 전원 공급 장치는 넓은 라인으로 라우팅되어 전원 공급 장치 전류의 경로 임피던스와 신호 마이크로스트립 경로의 임피던스를 낮춥니다.EMI 제어 관점에서 볼 때 이것은 최고의 4-layer PCB 구조입니다.두 번째 체계에서 외부 레이어는 전원과 접지를 전달하고 중간 두 레이어는 신호를 전달합니다.기존의 4층 기판과 비교하여 이 방식의 개선은 적고 층간 임피던스는 기존의 4층 기판만큼 좋지 않습니다.

배선 임피던스를 제어하려면 위의 스태킹 방식에서 배선을 전원 공급 장치 및 접지의 구리 섬 아래에 배치하도록 매우 주의해야 합니다.또한 DC와 저주파 간의 연결성을 보장하기 위해 전원 공급 장치 또는 계층의 구리 섬을 최대한 상호 연결해야 합니다.

6겹 판

4층 기판의 부품 밀도가 크면 6층 기판이 더 좋습니다.그러나 6층 기판 설계에서 일부 스태킹 방식의 차폐 효과가 충분하지 않고 전원 버스의 과도 신호가 감소하지 않습니다.두 가지 예가 아래에 설명되어 있습니다.

첫 번째 경우 전원 공급 장치와 접지는 각각 두 번째 및 다섯 번째 레이어에 배치됩니다.구리 클래드 전원 공급 장치의 높은 임피던스로 인해 공통 모드 EMI 방사를 제어하는 ​​것은 매우 불리합니다.그러나 신호 임피던스 제어의 관점에서 볼 때 이 방법은 매우 정확합니다.

두 번째 예에서 전원 공급 장치와 접지는 각각 세 번째 및 네 번째 레이어에 배치됩니다.이 설계는 전원 공급 장치의 구리 클래드 임피던스 문제를 해결합니다.레이어 1과 레이어 6의 열악한 전자파 차폐 성능으로 인해 차동 모드 EMI가 증가합니다.두 개의 외부 레이어에 있는 신호 라인의 수가 가장 적고 라인의 길이가 매우 짧은 경우(신호의 최고 고조파 파장의 1/20 미만) 설계는 차동 모드 EMI 문제를 해결할 수 있습니다.결과는 외부 레이어가 구리로 채워지고 구리 클래드 영역이 접지될 때(1/20 파장 간격마다) 차동 모드 EMI 억제가 특히 우수함을 보여줍니다.위에서 언급한 것처럼 구리를 깔아야 합니다.


게시 시간: 2020년 7월 29일